

PATENT ABSTRACTS OF JAPAN

(11) Publication number: 2002321402 A

(43) Date of publication of application: 05.11.02

(51) Int. Cl.

B41J 2/44

G02B 26/10

G03G 15/00

G03G 15/04

G03G 15/04

G03G 21/14

H01S 5/068

H04N 1/113

H04N 1/23

(21) Application number: 2001128344

(71) Applicant: RICOH CO LTD

(22) Date of filing: 25.04.01

(72) Inventor: EMA HIDETOSHI

(54) IMAGING APPARATUS


COPYRIGHT: (C)2003 - JPO

本発明による半導体レーザ制御回路の第1実施例の構成を示す図

(57) Abstract:

PROBLEM TO BE SOLVED: To provide an imaging apparatus capable of achieving high speed modulation control of a semiconductor laser and ensuring an extinction ratio in an inexpensive and small-sized configuration.

SOLUTION: An imaging apparatus for forming an electrostatic latent image on a photosensitive member by modulating a semiconductor laser by a modulation signal and scanning with a light beam from the semiconductor laser, comprises a first current driving part for supplying to the semiconductor laser a first current for having the semiconductor laser in a state to be high-speed modulated without substantial light emission by a first timing based on a modulation signal, and a second current driving part for supplying to the semiconductor laser a second current for on/off control according to a modulation signal by a second timing delayed from the first timing, wherein light emission of the semiconductor is carried out by the total current of the first current and the second current.



(19)日本国特許庁 (J P)

(12) 公 開 特 許 公 報 (A)

(11)特許出願公開番号
特開2002-321402
(P2002-321402A)

(43)公開日 平成14年11月5日(2002.11.5)

(51) Int.Cl.⁷ 識別記号
B 4 1 J 2/44
G 0 2 B 26/10
G 0 3 G 15/00 3 0 3
15/04
15/043

F I	チ-マコ-1 [°] (参考)
G 0 2 B 26/10	Z 2 C 3 6 2
G 0 3 G 15/00	3 0 3 2 H 0 2 7
H 0 1 S 5/068	2 H 0 4 5
H 0 4 N 1/23	1 0 3 Z 2 H 0 7 6
B 4 1 J 3/00	D 5 C 0 7 2

(21)出願番号 特願2001-128344(P2001-128344)

(71)出願人 000006747
株式会社リコー
東京都大田区中馬込1丁目3番6号

(72)発明者 江間 秀利
東京都大田区中馬込1丁目3番6号 株式
会社リコー内

(74)代理人 100070150
井理士 伊東 忠彦


(54) 【発明の名称】 画像形成装置

(57) 【要約】

【課題】本発明は、低廉・小型な構成で半導体レーザの高速な変調制御を可能にすると共に消光比を確保する画像形成装置を提供することを目的とする。

【解決手段】変調信号により半導体レーザを変調すると共に半導体レーザからの光ビームを走査して感光体上に静電潜像を形成する画像形成装置は、半導体レーザが実質的に発光せずに高速変調可能な状態になる第1の電流を変調信号に基づく第1のタイミングで半導体レーザに流す第1の電流駆動部と、変調信号に応じてオン・オフする第2の電流を変調信号に基づく第1のタイミングより遅い第2のタイミングで半導体レーザに流す第2の電流駆動部を含み、第1の電流と第2の電流との合計電流で半導体レーザを発光させることを特徴とする。

本装置による半導体レーザ制御回路の第1実験個の構成を示す構成図



【特許請求の範囲】

【請求項1】変調信号により半導体レーザを変調すると共に該半導体レーザからの光ビームを走査して感光体上に静電潜像を形成する画像形成装置であって、該半導体レーザのグランド側の一端の電圧と所定の電圧とを比較する比較部と、該比較部の比較結果に基づいて該半導体レーザの電源電圧を制御する制御部を含むことを特徴とする画像形成装置。

【請求項2】変調信号により半導体レーザを変調すると共に該半導体レーザからの光ビームを走査して感光体上に静電潜像を形成する画像形成装置であって、該半導体レーザが実質的に発光せずに高速変調可能な状態になる第1の電流を該変調信号に基づく第1のタイミングで該半導体レーザに流す第1の電流駆動部と、該変調信号に応じてオン・オフする第2の電流を該変調信号に基づく該第1のタイミングより遅い第2のタイミングで該半導体レーザに流す第2の電流駆動部を含み、該第1の電流と該第2の電流の合計電流で該半導体レーザを発光させることを特徴とする画像形成装置。

【請求項3】該合計電流による該半導体レーザの光出力が所定の出力となるように該第1の電流を制御する負帰還ループを含むことを特徴とする請求項2記載の画像形成装置。

【請求項4】該変調信号を遅延して出力する遅延部と、該遅延部の出力と該変調信号との論理和をとる論理部を含み、該第1の電流駆動部は該論理部の出力により駆動され、該第2の電流駆動部は該遅延部の出力により駆動されることを特徴とする請求項2記載の画像形成装置。

【請求項5】該変調信号は2種類の変調信号であり、一方の変調信号で該第1の電流駆動部を制御し、他方の変調信号で該第2の電流駆動部を制御することを特徴とする請求項2記載の画像形成装置。

【請求項6】変調信号により半導体レーザを変調すると共に該半導体レーザからの光ビームを走査して感光体上に静電潜像を形成する画像形成装置であって、該変調信号を示す差動信号を検出する比較增幅部と、該比較增幅部の出力を波形整形する高周波増幅特性を有する波形整形部と、該波形整形部の出力により該半導体レーザを駆動する駆動部を含むことを特徴とする画像形成装置。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】本発明は一般に画像形成装置に関し、詳細にはレーザプリンタやデジタル複写機等における光源として用いられる半導体レーザの光出力を制御及び変調する画像形成装置に関する。

【0002】

【従来の技術】半導体レーザの駆動電流と光出力との関係は、温度により著しく変化するので、半導体レーザの

10 10 075199、特開平05-235446、及び特開平09-321376に開示されている。

【0003】

【発明が解決しようとする課題】しかし半導体レーザの光出力をモニタする受光素子の特性により、半導体レーザの光出力が小さくなると、受光素子の光入力に対する受光電流出力特性の直線性が著しく劣化する。このために、低い光出力の場合には制御精度が悪くなり、所望の光出力より大きな出力になってしまふ場合がある。これが原因となり、レーザプリンタ等においては、地膚汚れなどの悪影響がでる。

20 20 【0004】また常時光出力を制御している為に、制御系を正常動作させるためには、光出力を完全に消灯することができない。これはオフセット光を生じさせることになる。また半導体レーザの駆動電流を設定する回路が必要となり、レーザプリンタ等の光変調ICの機能を向上させる場合に、回路規模に関する制約を伴うことになる。

30 30 【0005】最近では、レーザプリンタの高速・高密度化に伴い、单一光源ではなく複数個の光源からの光によりデータ記録することで、記録の高速・高密度化を図る方法が採用されつつある。このような場合の光源としては、複数個の半導体レーザを使用する場合とLD-Arrrayを使用する場合があるが、適宜システムのニーズに応じて選択することが望ましい。しかしながら、従来、LD-Arrrayに対しては受光素子がすべての半導体レーザに共通であるため、上記特開平05-075199、特開平05-235446、特開平09-321376等に記載される手法を適用することが出来ない。結果的にLD-Arrrayを使用する場合には、個々の半導体レーザの光出力を検出するために、各々の光出力を分離検出する手段が外部に必要となり、コスト的に高くついてしまう。

40 40 【0006】また半導体レーザのビームプロファイルは通常ガウス分布に近似され、このガウス分布に従って電子写真システムにおける静電潜像が形成される。このために、形成される静電潜像は2値的な分布ではなくアナログ的な分布をしており、これは解像度が増大するに従い問題となる。即ち、現像バイアス変動等の外部変動要因の影響を受けやすくなり、画像濃度変動を引き起こし易くなる。また高速に半導体レーザを変調する為には、

予め半導体レーザに一定のバイアス電流を流しておくことが望ましいが、バイアス電流を流すと半導体レーザはある程度発光してしまうので、半導体レーザの消光比が取れなくなり、ダイナミックレンジを確保することが困難になる。

【0007】以上を鑑みて、本発明は、低廉・小型な構成で半導体レーザの高速な変調制御を可能にすると共に消光比を確保する画像形成装置を提供することを目的とする。

【0008】

【課題を解決するための手段】本発明によれば、変調信号により半導体レーザを変調すると共に該半導体レーザからの光ビームを走査して感光体上に静電潜像を形成する画像形成装置は、該半導体レーザのグランド側の一端の電圧と所定の電圧とを比較する比較部と、該比較部の比較結果に基づいて該半導体レーザの電源電圧を制御する制御部を含むことを特徴とする。

【0009】上記発明では、半導体レーザのグランド側の一端の電圧が所定の電圧になるように半導体レーザの電源電圧を制御するので、半導体レーザの駆動回路の消費電力を低減することが可能となり、IC化を実現し易くなると共に、小型・低成本な画像形成装置を実現することが出来る。

【0010】本発明によれば、変調信号により半導体レーザを変調すると共に該半導体レーザからの光ビームを走査して感光体上に静電潜像を形成する画像形成装置は、該半導体レーザが実質的に発光せずに高速変調可能な状態になる第1の電流を該変調信号に基づく第1のタイミングで該半導体レーザに流す第1の電流駆動部と、該変調信号に応じてオン・オフする第2の電流を該変調信号に基づく該第1のタイミングより遅い第2のタイミングで該半導体レーザに流す第2の電流駆動部を含み、該第1の電流と該第2の電流の合計電流で該半導体レーザを発光させることを特徴とする。

【0011】上記発明では、半導体レーザが実質的に発光せずに高速変調可能な状態になる第1の電流をまず半導体レーザに流し、その後、変調信号に応じてオン・オフする第2の電流を半導体レーザに流すので、高速に半導体レーザを変調することが可能となり、高速な画像形成装置が提供できる。

【0012】本発明によれば、変調信号により半導体レーザを変調すると共に該半導体レーザからの光ビームを走査して感光体上に静電潜像を形成する画像形成装置は、該変調信号を示す差動信号を検出する比較増幅部と、該比較増幅部の出力を波形整形する高周波増幅特性を有する波形整形部と、該波形整形部の出力により該半導体レーザを駆動する駆動部を含むことを特徴とする。

【0013】上記発明では、高周波増幅特性を有する波形整形部によって変調信号を波形整形し半導体レーザを駆動するので、変調信号の波形が劣化しても光パルス幅

を正確に再現することが可能となり、高精度な画像を形成することが出来る。

【0014】

【発明の実施の形態】図1は、本発明を適用する画像形成装置の概略構成図を示す。

【0015】図1の画像形成装置において、半導体レーザユニット10から出力されたレーザ光は、ポリゴンミラー11が回転することによりスキャンされ、走査レンズ12を介して感光体13を露光することで静電潜像を形成する。クロック生成回路14は、所定の位相に設定された画像クロックを生成し、この画像クロックに従って画像処理ユニット15が画像データを生成する。半導体レーザ駆動回路16は、この画像データに基づいて半導体レーザユニット10のレーザ発光時間をコントロールし、感光体13上における静電潜像の形成をコントロールする。またクロック生成回路14は、内部生成回路により生成されたクロックを、内部位同期回路によつて位相設定する。この位相設定は、ポリゴンミラー11によりスキャンされた半導体レーザの光をフォトディテクタ17及び18により検出し、この検出信号に同期するように位相を設定することで行われる。

【0016】図1の半導体レーザ駆動回路16は、画像処理ユニット15からの画像データ信号及び画素クロック信号を受け取り画像データを示す変調信号を生成するパルス幅変調信号生成回路と、この変調信号に従って半導体レーザユニット10の発光を制御する半導体レーザ制御回路を含む。

【0017】図2は、本発明による半導体レーザ制御回路の第1実施例の構成を示す構成図である。

【0018】図2の半導体レーザ制御回路は、微分量子検出部20、D/Aコンバータ21、比較増幅器22、波形整形部23、2値化部24、遅延部25、バッファ26、ILD1用の電流駆動部27、OR回路28、ILD0用の電流駆動部29、比較増幅器30、サンプルホールド回路31、サンプルホールド回路32、及び比較増幅器33を含む。また図1の半導体レーザユニット10は、半導体レーザ34、フォトディテクタ35、及びパワートランジスタ36に対応する。

【0019】LD電源によって駆動されるパワートランジスタ36が、半導体レーザ34を駆動する。半導体レーザ34から放出されるレーザ光の一部は、フォトディテクタ35によって検出されて、光強度に応じた検出電圧レベルが比較増幅器30の一方の入力に供給される。比較増幅器30の他方の入力には、制御電圧V_{CONT}が供給される。比較増幅器30による比較結果が、サンプルホールド回路31に所定のサンプルタイミングで格納される。このサンプルホールド回路31に格納されるデータに基づいて、電流駆動部29が半導体レーザ34に流す電流量を制御する。即ち、負帰還ループによつて、半導体レーザ34に流れる電流が制御される。

【0020】画像データ信号及び画素クロック信号から生成される画像データを示す変調信号が、比較増幅器22の一方の入力に供給される。比較増幅器22の他方の入力には変調信号の反転信号が供給され、差動原理に基づいて変調信号の電圧レベルを検出する。検出された変調信号は、波形整形部23で波形が整えられ、更に2値化部24で2値化される。2値化変調信号は遅延部25で所定時間遅延されて、バッファ26とOR回路28とに供給される。

【0021】OR回路28の出力は、変調信号のパルス幅が遅延時間分だけ長くなったパルス信号であり、このパルス信号が示すタイミングで電流駆動部29が駆動される。電流駆動部29の電流量は、上述のように、フォトディテクタ35及び比較増幅器30を介した負帰還ループによって制御される。

【0022】バッファ26の出力は、変調信号を遅延時間分だけ遅らせたパルス信号であり、このパルス信号が示すタイミングで電流駆動部27が駆動される。電流駆動部27の電流量は、D/Aコンバータ21の出力に応じて制御される。D/Aコンバータ21の出力の設定については、後程詳細に説明する。

【0023】半導体レーザ34の電源は、端子LD0の電圧に基づいて、パワートランジスタ36を介して制御される。

【0024】即ち、比較増幅器33にて端子LD0の電圧と1Vの基準電圧とを比較・増幅して、その増幅電圧をサンプルホールド回路32に格納し、これを介してパワートランジスタ36を駆動する。これによって、電流駆動部29の電流ILD0を半導体レーザ34に流したときに、端子LD0の電圧が約1Vとなるように、パワートランジスタ36の出力を制御することが出来る。なお電流ILD0を半導体レーザ34に流したときのみ上記制御が実行されるように、サンプルホールド回路32のサンプルタイミングを設定する。

【0025】これによって、半導体レーザ34に大電流を流したときに、端子LD0に現れる電圧は約1Vとなる。従って、端子LD0を介して半導体レーザ制御回路ICに流れる電流による消費電力は、例えば、半導体レーザに100mAの電流を流した場合においても100mW程度で済む。これは、例えば5Vの電源電圧に換算すると20mA相当になり、ICの熱特性を大幅に改善出来る。またレーザの電源の制御速度はゆっくりで良いために、パワートランジスタ36の動作速度は遅くても良いことになる。これによって、パワートランジスタ36としては汎用品が使用可能となり、コストメリットを同時に享受することが出来る。

【0026】以下に、D/Aコンバータ21の出力設定に関して説明する。

【0027】デジタル入力であるInitialize信号により、半導体レーザ34の微分量子効率を検出し

て、D/Aコンバータ21の出力を決定する。このD/Aコンバータ21の出力レベルは、シェーディング補正電圧により、フルスケールが制御されるようになっている。ここでシェーディングとは、レーザビームを走査する際に、レンズ等の光学系の特性により、レーザビームの強度が走査位置により若干異なることをいう。これを補正するために、レーザビームの走査位置と同期してシェーディング補正電圧を変化させることで、D/Aコンバータ21の出力を変化させる。

【0028】微分量子効率の検出に際しては、まずD/Aコンバータ21の出力をゼロとして電流駆動部29のみで半導体レーザ34の出力強度が決定される状態とし、制御電圧VCONTを半分の電圧(VCONT/2)に設定して、負帰還ループによって電流駆動部29の電流値ILD0を設定する。このときの比較増幅器30の出力を、サンプルホールド回路31に記憶する。次にサンプルホールド回路31の内容を固定させたままで制御電圧をVCONTとし、D/Aコンバータ21のデジタル入力を変化させることで出力を上げていき、半導体レーザ34の光出力が電圧VCONTに相当するレーザの光出力になるようになる。このとき、電流増加分は電流駆動部27の電流ILD1のみでまかない、所定の光出力が得られるようにD/Aコンバータ21の入力を設定する。このとき、半導体レーザ34に流れる制御電圧VCONTに相当する電流のうち、VCONT/2に相当する分が電流駆動部29の電流ILD0となり、また残りのVCONT/2に相当する分が電流駆動部27の電流ILD1となる。

【0029】なおシェーディング補正電圧により制御される電流はILD1のみである。これは、シェーディング補正電圧に比例した光出力が得られるようとするためと、実際の光出力が電流ILD1のみの変調で実現されるようにするためである。

【0030】上記のようにして、D/Aコンバータ21のデジタル入力が決定され、半導体レーザ34を駆動する電流ILD1が決定される。この電流ILD1と電流ILD0との合計電流により半導体レーザ34を駆動したとき、半導体レーザ34の光出力を検出する受光素子35の受光電流に対応する電圧と制御電圧VCONTとが等しくなるように、電流ILD0を制御する。このとき、Enable信号がHIGHのときのみ負帰還ループの制御系を動作させ、LOWのときは制御値をサンプルホールド回路31によってホールドしておく。

【0031】前述したように、電流ILD0とILD1は、変調信号(LVDS)を波形整形し更に2値化した2値信号と、この2値信号を一定時間遅延させた遅延信号によって変調する。電流ILD0は、2値信号と遅延信号とのORが取られた分だけ、変調信号より長いパルス幅の信号で変調される。また電流ILD1は遅延信号のパルスによって変調する。

【0032】図3は、半導体レーザの駆動電流と光出力の関係を示す図である。

【0033】半導体レーザの駆動電流は、初期段階において電流ILD0だけである。この初期状態においては、図3に示されるように、あるレベルまで駆動電流が増大するが、光出力は殆ど出力されない。その後遅延部25の遅延時間が経過すると駆動電流ILD1が流されて、半導体レーザ34の光出力は、図3に示されるように所定のレベルとなる。このように駆動電流ILD0を最初に流すことにより、駆動電流に対するレーザ光出力の遅れを少なくし、半導体レーザ34のインピーダンスを低下することが可能となる。従って、光を変調する電流ILD1が流れる際には、高速かつパルス幅精度が高い光変調が可能となる。

【0034】また前述のように、高周波部を強調する周波数特性を有する波形整形部23に変調信号を入力して波形整形をしているので、変調信号が波形劣化した場合であっても、精度よく出力パルス幅を得ることが出来る。

【0035】図4は、本発明による半導体レーザ制御回路の第2実施例の構成を示す構成図である。図4において、図2と同一の構成要素は同一の番号で参照し、その説明は省略する。

【0036】図4の半導体レーザ制御回路の第2実施例では、図2の第1実施例の構成から遅延信号を生成する回路を取り除き、その代わりに比較増幅器41、波形整形部42、及び2値化部43を設けることによって、駆動電流ILD0と駆動電流ILD1とを独立に変調可能なようにしている。

【0037】画像データ信号及び画素クロック信号から生成される画像データを示す変調信号LVDS1が、比較増幅器22の一方の入力に供給される。比較増幅器22の他方の入力には変調信号の反転信号が供給され、差動原理に基づいて変調信号の電圧レベルを検出する。検出された変調信号は、波形整形部23で波形が整えられ、更に2値化部24で2値化される。第1実施例と異なり、2値化変調信号は、電流駆動部27に直接に供給される。

【0038】また変調信号LVDS1よりも例えば1画素前からレーザ駆動する変調信号LVDS0が、比較増幅器41の一方の入力に供給される。比較増幅器41の他方の入力には変調信号の反転信号が供給され、差動原理に基づいて変調信号の電圧レベルを検出する。検出された変調信号は、波形整形部42で波形が整えられ、更に2値化部43で2値化される。2値化変調信号は、電流駆動部29に供給される。

【0039】このように変調信号LVDS1とLVDS0とで、独立に電流駆動部27と電流駆動部29とを制御し、駆動電流ILD1と駆動電流ILD0とを独立に変調する。

【0040】図5は、2つの変調信号と半導体レーザ駆動電流の関係を示す図である。

【0041】図5(a)には、光変調をする画素がハッシュで示される。図5(b)に示すように、電流ILD1を駆動する変調信号LVDS1を、光変調をする画素においてHIGHにする。また図5(c)に示すように、光変調をする画素の1画素前から、電流ILD0を駆動する変調信号LVDS0をHIGHにする。これらの変調信号を図4の半導体レーザ制御回路に入力して、図5(d)に示されるように、電流ILD1とILD0との合計電流で半導体レーザ34を駆動する。即ち、まず変調信号LVDS0に応じて半導体レーザ34を高速変調可能な状態にし、その後、変調信号LVDS1に応じて半導体レーザ34を所定の光パターンに変調する。これにより、図5(e)に示されるような半導体レーザ34の光出力を得て、光変調パターンを高速化することが可能になる。

【0042】レーザ光出力を高速に変調可能になると、短時間の短い光パルスを出力することにより、従来よりもシャープな露光エネルギー分布を得ることが出来る。

【0043】図6(a)は従来の光変調による露光エネルギー分布を示し、(b)は本発明による光変調による露光エネルギー分布を示す。

【0044】図6(a)に示すように、従来の光変調では画素毎に単純に光を変調していたので、露光エネルギー分布が光パルスの走査長に応じたなだらかな分布となる。これに対し、本発明においてはレーザ光出力を高速に変調可能であるので、図6(b)に示すように、光パターンを短い走査長(短時間)のパルス列の出力とすることが出来る。この結果、図6(b)に示すように、従来よりも急峻な露光エネルギー分布を得ることが可能となり、高画質なレーザプリンタを実現することが出来る。

【0045】以上、本発明を実施例に基づいて説明したが、本発明は上記実施例に限定されるものではなく、特許請求の範囲に記載の範囲内で様々な変形が可能である。

【0046】

【発明の効果】本発明によれば、半導体レーザのグランド側の一端の電圧が所定の電圧になるように半導体レーザの電源電圧を制御するので、半導体レーザの駆動回路の消費電力を低減することが可能となり、IC化を実現し易くなると共に、小型・低コストな画像形成装置を実現することが出来る。

【0047】また本発明によれば、半導体レーザが実質的に発光せずに高速変調可能な状態になる第1の電流をまず半導体レーザに流し、その後、変調信号に応じてオン・オフする第2の電流を半導体レーザに流すので、高速に半導体レーザを変調することが可能となり、高速な画像形成装置が提供できる。

【0048】また本発明によれば、高周波増幅特性を有する波形整形部によって変調信号を波形整形し半導体レーザを駆動するので、変調信号の波形が劣化しても光パルス幅を正確に再現することが可能となり、高精度な画像を形成することが出来る。

【図面の簡単な説明】


【図1】本発明を適用する画像形成装置の概略構成図である。

【図2】本発明による半導体レーザ制御回路の第1実施例の構成を示す構成図である。


【図3】半導体レーザの駆動電流と光出力の関係を示す図である。

【図4】本発明による半導体レーザ制御回路の第2実施例の構成を示す構成図である。

【図1】



【図2】



【図5】2つの変調信号と半導体レーザ駆動電流の関係を示す図である。


【図6】(a)は従来の光変調による露光エネルギー分布を示す図であり、(b)は本発明による光変調による露光エネルギー分布を示す図である。

【符号の説明】

- 10 半導体レーザユニット
- 11 ポリゴンミラー
- 12 走査レンズ
- 13 感光体
- 14 クロック生成回路
- 15 画像処理ユニット
- 16 半導体レーザ駆動回路
- 17、18 フォトディオード


【図3】

半導体レーザの駆動電流と光出力の関係を示す図




【図4】

本発明による半導体レーザ制御回路の第2実施例の構成を示す構成図




【図5】

2つの並列信号と半導体レーザ駆動電流の関係を示す図



【図6】

(a)は従来の光露調による露光エネルギー分布を示す図であり、(b)は本発明による光露調による露光エネルギー分布を示す図



フロントページの続き

(51) Int.Cl.7	識別記号	F I	テマコード(参考)
G 0 3 G	21/14	G 0 3 G	3 7 2 5 C 0 7 4
H 0 1 S	5/068		1 2 0 5 F 0 7 3
H 0 4 N	1/113	H 0 4 N	1 0 4 A
	1/23	1 0 3	

F ターム(参考) 2C362 AA03 AA55 AA61
 2H027 DA03 DA07 DE05 DE07 DE09
 EA02 EC06 EC11 ED04 EE02
 EF09
 2H045 DA41
 2H076 AB05 AB12 AB22 CA17 CA18
 DA04 DA17
 5C072 AA03 BA17 CA06 HA02 HA13
 HB02 HB04 HB06 XA05
 5C074 AA02 BB03 CC22 CC26 EE02
 EE14 HH04
 5F073 AB21 AB27 AB29 BA07 EA13
 EA14 GA12 GA18 GA24